科技

高通 HBC 完成验证:133 TB/s 内存带宽 18 倍于 AI200,AI250 明年上半年出样

来源: IT之家 · 发布于

分享:
高通 HBC 完成验证:133 TB/s 内存带宽 18 倍于 AI200,AI250 明年上半年出样

IT之家 11 月 3 日消息,高通昨日宣布,其第一代高带宽计算(HBC)技术已在美国圣迭戈实验室完成了硬件验证,验证了该技术的完整读写能力和近存计算能力。 高通 HBC 技术通过将多层 LPDDR 内存堆叠在计算芯片上方,试图在提升 AI 推理内存带宽的同时降低能耗。 搭载该架构的 AI250 加速器计划于 2027 年上半年出样,意味着这一以 LPDDR 替代 HBM 的推理内存方案进入产品化阶段。 IT之家注:HBC(High Bandwidth Compute,高带宽计算)是高通针对 AI 推理场景开发的近存计算架构。与传统 HBM 主要通过堆叠 DRAM 芯片提升带宽不同,HBC 采用多层 LPDDR 内存垂直堆叠的设计,并通过硅通孔(TSV)实现芯片间互连。堆叠结构底部则集成一颗计算芯片,负责近存计算,减少内存与处理单元之间的数据传输距离。 高通此前公布的技术方案显示,HBC…

要点

  • IT之家 11 月 3 日消息,高通昨日宣布,其第一代高带宽计算(HBC)技术已在美国圣迭戈实验室完成了硬件验证,验证了该技术的完整读写能力和近存计算能力。
  • 高通 HBC 技术通过将多层 LPDDR 内存堆叠在计算芯片上方,试图在提升 AI 推理内存带宽的同时降低能耗。
  • 搭载该架构的 AI250 加速器计划于 2027 年上半年出样,意味着这一以 LPDDR 替代 HBM 的推理内存方案进入产品化阶段。
  • IT之家注:HBC(High Bandwidth Compute,高带宽计算)是高通针对 AI 推理场景开发的近存计算架构。与传统 HBM 主要通过堆叠 DRAM 芯片提升带宽不同,HBC 采用多层 LPDDR 内存垂直堆叠的设计,并通过硅通孔(TSV)实现芯片间互连。堆叠结构底部则集成一颗计算芯片,负责近存计算,减少内存与处理单元之间的数据传输距离。

相关报道

阅读原文 ↗

本站为新闻聚合平台:仅展示标题与简短摘要,并附上原文链接,不转载全文。